LH-JSJ8微機原理和計算機體系結構綜合實驗開發(fā)平臺
關鍵詞：
電工、電子、電氣、電子信息、計算機硬件和控制類教學實驗設備。
所屬分類：
LH-JSJ8微機原理和計算機體系結構綜合實驗開發(fā)平臺
咨詢熱線：
LH-JSJ8微機原理和計算機體系結構綜合實驗開發(fā)平臺
一、結構形式
集實驗桌與綜合實驗平臺和微電腦于一體，綜合實驗平臺采用掛件式設計，配置靈活，方便安裝維護。
二、技術指標
1、輸入電源：單相三線，交流220V±10%，50HZ
2、裝置容量：≦1KVA
3、外型尺寸：參考值1500×/700×1300mm
4、工作環(huán)境：溫度-10°C ～ +40°C,相對濕度85%(25C)
5、安全保護：接地保護，漏電保護(動作電流<30mA)，過載保護。
三、基本配置
1、實驗桌 2、電源 3、實驗掛箱
四、實驗桌
實驗桌體鐵質密紋噴塑或鋁合金材
料，絕緣面板桌面為防火、防水、耐磨高密度板，結構堅固，造型美觀大方。設有鍵盤架、抽屜、電腦主機箱;臺腳用帶剎車的尼龍材質萬向輪，可移動可固定。
電源配置
1、交流電源：單相220V交流電，二三孔輸出插座一個。
2、直流穩(wěn)壓電源：±12V/1A和±5V/1A，均有短路保護、過流保護和自動恢復功能。
六、實驗掛箱
掛箱一：計算機組成原理掛箱
1.硬件系統(tǒng)采用高性能單片機89S52和發(fā)FPGA的有機結合 。
2.提供手動、自動和聯(lián)機三種工作方式 。
3.完善的系統(tǒng)檢測電路和系統(tǒng)保護電路設計。
4.采用RS232/USB通信方式，即插即用。
5.動態(tài)集成調試運行軟件以圖形化的界面顯示 。
6.配DVCC-GZ模塊，實現(xiàn)CPU的跟蹤回收邏輯功能，可及時發(fā)現(xiàn)錯誤。
7.目標CPU可透明使用PC機的各種外部設備，在連續(xù)運行時可通過雙機(主機與目標CPU)通訊(中斷IO方式)，輸入實驗計算機所需要的數(shù)據(jù)，以彩色流程圖方式全程監(jiān)視程序的運行狀態(tài)，結果，數(shù)據(jù)。
8.驗系統(tǒng)的字長為8位、16位兼容設計。
9.實驗系統(tǒng)的基本指令系統(tǒng) 有多種指令格式，多種尋址方式。
10.主存儲器采用8K字節(jié)靜態(tài)存儲器 。
11.運算器模塊，可進行8位、16位運算器實驗。
12.控制器采用微程序方案實現(xiàn)，字長為24位 最大容量為1024字節(jié)，電可擦寫的E2ROM存儲器 ，動態(tài)微程序設計。
13.系統(tǒng)工作頻率源 ，頻率范圍為330HZ～580HZ，產(chǎn)生四種不同時序的時鐘信號。14.并行I/O接口電路8255，實現(xiàn)帶輸入輸出接口的模型機的設計。
14.定時/計數(shù)器接口電路8253。實現(xiàn)帶定時/計數(shù)器功能的模型機的設計。
15.中斷控制器8259，實現(xiàn)帶中斷功能的模型機的設計。
16.雙端口存儲器IDT713200。
17.模數(shù)A/D和數(shù)模D/A轉換電路，實現(xiàn)數(shù)模和模數(shù)的轉換。
18.控制用FPGA模塊。
19.擴展目標CPU或IP Core用FPGA模塊DVCC-EP1C12,實現(xiàn)16位指令8086/8088兼容CPU的16-40條或全指令集的設計和MIPS的12-16條、32位簡化兼容CPU設計。
20.萬能接線板組成的通用實驗板 。
21.具有CAI課件。
掛箱二：微機原理實驗掛箱
1.USB/RS232通信接口兼容設計。
2. 主機含8088CPU。
3. 32KEPROM 存放系統(tǒng)管理程序。另有兩片RAM 62256 構成64K用戶程序RAM。
4. 自帶4×6 鍵盤，進口鍵座，8只高亮LED七段數(shù)碼顯示器?？蓡螜C獨立運行。
5. 配8位開關量輸入，12位開關量顯示電路。
6. 配有各種微機原理常用I/O接口芯片(A/D 0809，D/A0832，并行I/O口8255， 8253定時/計數(shù)器接口、8251串行口接口、8259中斷、8279鍵盤控制接口芯片等)。
7. 配備全部總線信號(經(jīng)過隔離)引出插孔排，可進行畢業(yè)設計與課程設計。
8. 配有機電控制接口驅動電路及執(zhí)行單元(直流電機、步進電機、繼電器和電子音響)。
9. 聯(lián)機軟件支持WINDOWS9X/2000/XP平臺,并提供功能強大的CAI課件，將實驗原理、實驗目的、原理圖、芯片查詢、實驗源程序等集于一體，便于多媒體教學。
10. 光電傳感器電路，可以測量電機轉速，實現(xiàn)電機的閉環(huán)控制。
11. 溫度測量電路(選配熱電耦)
12. 2路正負單脈沖輸出
13. 2路連續(xù)脈沖輸出2MHZ和1MHZ
14. 1路模擬量產(chǎn)生電路0-5V
15. USB總線通信電路16.
16. 系統(tǒng)提供±5V，±12V工作電源。
17. 配備全部總線信號(經(jīng)過隔離)引出插孔排，可進行畢業(yè)設計與課程設計。
18. 聯(lián)機軟件支持WINDOWS9X/2000/XP平臺,并提供功能強大的CAI課件，將實驗原理、實驗目的、原理圖、芯片查詢、實驗源程序等集于一體，便于多媒體教學。
19. 選配模塊電路： CAN總線通信電路、16X16點陣顯示(或8X8雙色點陣顯示電路)、128X64或1602液晶顯示接口電路、DMA數(shù)據(jù)傳輸電路
掛箱三：計算機體系結構實驗開發(fā)掛箱(選配)
1、實驗平臺架構完全基于FPGA/CPLD的模塊架構，結構支持USB的GPIF高速傳送。
2、實驗平臺由USB設備開發(fā)與接口模塊，平臺接口控制用CPLD模塊，CPU或IP Core用FPGA模塊，主存模塊(最大4MB SRAM，1MB Flash放BIOS或TOS)，外圍接口用CPLD模塊，CPU-BUS擴張模塊六大模塊組成。
3、結構靈活，便于擴充，適宜各種不同結構CPU和目標設計
4、完全基于FPGA/CPLD的本身使其結構靈活
5、用作CPU/IP Core的FPGA(30萬門)和外圍接口的CPLD使用背板轉插，方便更換和維護。
6、作CPU的FPGA設計了相當?shù)膫浞菪盘柌⒘粲休^多引腳連接。提供頂層調用目標的詳盡描述模板和引腳配置文件。
7、接口控制用CPLD(萬門)模塊邏輯描述開放，增改方便、說明詳盡。
8、控制簡單，操作方便，智能化的控制和檢測功能
9、帶有上位主機的本系統(tǒng)調試debug(WIN2K/XP)軟件，對CPU及其組成的實驗計算機，具有啟、停，程序加載與校驗。
10、在單步、單指、斷點運行時，在CPU的跟蹤回收邏輯配合下，debug將自動跟蹤回收顯示CPU內部寄存器、總線、狀態(tài)等信息，可及時發(fā)現(xiàn)錯誤。用戶可在CPU的跟蹤回收邏輯里，自己選擇所要看的信息。
11、目標CPU可透明使用PC機的各種外部設備，在連續(xù)運行時可通過雙機(主機與目標CPU)通訊(中斷IO方式)，輸入實驗計算機所需要的數(shù)據(jù)，顯示運行數(shù)據(jù)、結果與狀態(tài)。
12、對數(shù)字邏輯或其它系統(tǒng)實驗(包括計算機組成原理與體系結構部件實驗)時，用debug的讀寫存貯菜單，可對CPU/IP Core的FPGA的專用空間所設計的寄存器進行其輸入數(shù)據(jù)和參數(shù)設置以及讀出目標輸出信息。
13、遠程設計：作者可以通過網(wǎng)絡的XP遠程桌面進行設計實驗，操作類同，效果一致。
14、實驗課程項目：《計算機組成原理與體系結構》《CPU設計與測試》CPU設計實驗：:自定義8位指令系統(tǒng)CPU，指令形式：RISC、CISC、MISC;16位指令8086/86兼容CPU，16-40條或全指令集;MIPS的12-16條、32位簡化兼容CPU。
七、實驗項目
1)計算機組成原理部分
1、8位算術邏輯運算實驗
2、帶進位控制8位算術邏輯運算實驗
3、16位算術邏輯運算實驗
4、移位運算器實驗
5、存儲器實驗
6、微控制器實驗
7、基本模型機的設計與實現(xiàn)
8、帶移位運算的模型機的設計與實現(xiàn)
9、復雜模型機的設計與實現(xiàn)
10、擴展8255并行口實驗
11、擴展8253定時/計數(shù)器實驗
12、可重構原理計算機組成設計實驗
13、基于CISC和RISC處理器構成的實驗計算機的設計與實現(xiàn)
14、總線控制實驗
15、硬布線控制器實驗
16、乘法器設計實驗
17、FIFO先進先出存儲器實驗
18、數(shù)據(jù)通路實驗
19、基于流水技術構成模型計算機的實驗
2)微機原理接口部分
標配可完成的實驗項目如下：
1、ADC0809A/D轉換實驗
2、DAC0832D/A轉換實驗
3、8255A并行I/O口實驗
4、8253A定時/計數(shù)器實驗
5、8259A單級中斷控制實驗
6、8251A串行通信實驗
7、溫度測量與控制實驗
8、直流電機控制實驗
9、步進電機控制實驗
10、繼電器控制實驗
11、存貯器讀寫實驗
12、8279鍵盤顯示控制實驗
13、直流電機轉速測量與控制實驗
14、USB 總線通信實驗
選配模塊實驗項目：
1、CAN總線通信實驗
2、16X16點陣顯示或8X8雙色點陣顯示實驗
3、128X84和1602液晶顯示接口實驗
4、DMA數(shù)據(jù)傳送實驗
3)計算機體系結構實驗開發(fā)部分(選做)
CPU各部件設計實驗
1、譯碼器
2、簡單指令部件(硬布線控制)
3、16位運算器
4、存貯器(用FPGA內SRAM)
5、FIFO先進先出存儲器
6、8位累加器、雙端口8 ×4累加器
7、16位電位型移位邏輯
8、8級嵌套堆棧
9、程序計數(shù)器
10、時序邏輯
11、3態(tài)總線等
CPU設計實驗
1、自定義8位指令系統(tǒng)CPU，指令形式：RISC、CISC、MISC;
2、16位指令8086/86兼容CPU，16-40條或全指令集;
3、MIPS的12-16條、32位簡化兼容CPU。
數(shù)字邏輯
1、計數(shù)器、數(shù)碼管譯碼電路、全加器、分頻與系列波、4位數(shù)據(jù)漢明校驗、簡化的串行通訊等。
計算機體系結構
1、多CPU、共享存貯器、雙機(M、S)通訊、浮點運算器等設計驗證，外加CPU總線擴張板可做橋路、總線轉換、存貯管理和控制部件、外設總體結構等實驗。
2、外圍設備接口邏輯設計實驗包括IDE、TFT-LCD、LAN、USB、RS232以及LPT等。
相關產(chǎn)品
產(chǎn)品留言
關注我們
啟東棱環(huán)教育儀器有限公司
全國服務熱線：400-860-6278
手機：13706286278
電話：0513-83213620
郵箱：914796108@qq.com
地址：江蘇省啟東市匯龍鎮(zhèn)臺角一路8號
?2024 啟東棱環(huán)教育儀器有限公司